李占才
- 作品数：25 被引量：145H指数：7
- 供职机构：北京科技大学计算机与通信工程学院更多>>
- 发文基金：北京市科技计划项目国家高技术研究发展计划教育部“优秀青年教师资助计划”更多>>
- 相关领域：自动化与计算机技术电子电信自然科学总论更多>>
- RSA密码系统有效实现算法被引量：20
- 2002年
- 本文提出了实现 RSA算法的一种快速、适合于硬件实现的方案 ,在该方案中 ,我们使用加法链将求幂运算转化为求平方和乘法运算并大大降低了运算的次数 ,使用 Montgomery算法将模 N乘法转化为模 R(基数 )的算法 ,模 R乘积的转化 。
- 王许书李占才曲英杰
- 关键词：密码系统RSA算法MONTGOMERY算法数据加密计算机网络
- 矩形乘法器的另一结构设计被引量：1
- 2001年
- 文章给出了矩形乘法器的另一个结构设计，该设计在计算速度上优于文献[1]的方案而劣于文献[2]的方案，在流水线分级方面则比文献[2]的方案有灵活性。这一实现把大整数乘的数据相关之时间代价降为1个二选一选通器加上3位加法器所需的时间，即把乘法器流水线的节拍时间值降到了该值，从而大大提高了用流水线实现大整数乘的效率。在某些应用中，用矩形乘法器来实现平行四边形乘法器的功能，则可大大降低规模。
- 李占才曲英杰夏宏涂序彦
- HDTV中面积优化的RS解码器VLSI实现被引量：2
- 2006年
- 提出了一种面积优化的Reed-Solomon(RS)解码器实现方法,其运用折叠结构来实现解码过程矢量运算的求解电路。该方法提高了解码器主要运算部件的复用率,缩减了其电路规模。基于TSMC0.25标准单元库的实现结果显示该文设计的解码器电路规模为约27000门,与同类设计相比规模最大可缩减39%,该设计已集成在一款符合DVB-C标准的HDTV信道解调芯片中并已通过实场测试。
- 郭艳飞李占才王沁
- 关键词：RS解码器集成电路数字电视
- 基于DOCSIS规范的测距机制分析与嵌入式实现被引量：6
- 2006年
- 首先分析双向HFC(光纤同轴混合)网络中基于DOCSIS(电缆数据传输业务接口规范)的MAC测距机制,然后提出该网络中RTD(roundtripdelay)的计算方法,并提出一种CM(cablemodem)初始测距的嵌入式设计实现方案,该方案已成功运用于由自主研发的物理层ASIC(专用集成电路)芯片和MAC(介质访问控制)层ARM嵌入式内核芯片组成的HDTV(高清晰度电视)双向点播平台中。测试结果表明该方案能快速精确地实现初始测距,并支持实际平台上的多种应用,表现出良好的性能和较高的可靠性。
- 王沁龙萍张晓彤李占才
- 关键词：MACHFCDOCSIS
- 基于FPGA的神经网络硬件实现方法被引量：26
- 2007年
- 提出了一种可以灵活适应不同的工程应用中神经网络在规模、拓扑结构、传递函数和学习算法上的变化,并能及时根据市场需求快速建立原型的神经网络硬件可重构实现方法.对神经网络的可重构特征进行了分析,提出了三种主要的可重构单元;研究了可重构的脉动体系结构及BP网络到该结构映射算法;探讨了具体实现的相关问题.结果表明,这种方法不仅灵活性强,其实现的硬件也有较高的性价比,使用一片FPGA中的22个乘法器工作于100MHz时,学习速度可达432MCUPS.
- 李昂王沁李占才万勇
- 关键词：神经网络FPGA可重构脉动阵列
- 基于时域算法面积优化的RS解码器VLSI设计
- 2008年
- 在分析RS解码算法的基础上,使用便于VLSI实现和流水线设计的矢量运算对该算法进行了全新的剖析和推演,并依据所采用矢量法则的运算特征提出一种面积优化的RS解码器体系结构.通过流水线、部件复用、折叠以及共享电路等设计,该体系结构大大提高了解码器主要运算部件的复用率,降低了电路复杂度,删减了冗余电路,缩减了电路规模.基于该体系结构设计的RS(204,188)解码器规模约为27,000门,与同类设计相比电路规模可降低39%,其已集成到一款HDTV信道调制解调芯片中并在实际中得到应用.
- 郭艳飞宋丽华王沁李占才
- 关键词：前向纠错体系结构数字电视
- RSA快速硬件实现研究被引量：13
- 2001年
- RSA加脱密可归结为对 memod N的运算 ,这种大数模幂乘运算可以用字长为 w( 2 w N)的乘法器以迭代的方式来实现 ,对于给定字长的乘法器 ,提高其吞吐速度的有效措施之一是采用流水线技术 .用传统的平行四边形乘法器实现大数模幂乘 ,存在两次迭代之间的数据相关问题 .降低数据相关所引起的时耗代价 ,对于提高时钟频率 ,从而提高乘法器的速度至关重要 .根据矩形乘法器原理设计的 RSA专用部件较好地解决了这一问题 ,HDL 模型的仿真验证了所做设计的正确性 .
- 李占才王许书涂序彦
- 关键词：MONTGOMERY算法RSA算法信息安全
- 基于可重构S盒的常用分组密码算法的高速实现被引量：4
- 2006年
- DES、3DES和AES是应用最广泛的分组密码算法,其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现,利用流水线、并行处理和重构的相关技术,提出了一种可重构S盒(RC-S)的结构,并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2.3Gbps和1.4Gbps,工作时钟为110MHz。与其它同类设计相比,该文的设计在处理速度上有明显优势。
- 高娜娜王沁李占才
- 关键词：AESDES
- 一种用于高速通信的虚拟DDR存储器设计及其FPGA实现被引量：1
- 2005年
- 机群系统中,互连网络性能对整个机群系统的性能有着至关重要的影响,传统互联网络适配器基本上基于PCI接口,节点出口带宽理论上限132MB/s犤1犦。论文提出虚拟DDR(DoubleDataRateSDRAM)存储器这一概念,定义了虚拟DDR存储器的行为,并将其用于基于DDR内存接口的互联网络适配器中,该互联网络适配器在主板时钟频率100MHz时,节点带宽上限达到1600MB/s,带宽比基于PCI接口提高了12倍。基于FPGA的实现验证了虚拟DDR存储器及建立其上的网络适配器的可行性和正确性。
- 贺彦军李占才王沁
- 关键词：机群互联网络
- 基于两层流水线结构的FIR滤波器设计被引量：8
- 2005年
- 本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水线结构的抽头链中 ,加入N/M - 1个抽头把运算分成N/M个组 .在流水线结构的组内形成M个阶段 ,组间形成N/M个阶段 .随着抽头数量的增长 ,此结构很容易扩展 ,且不会增加关键路径的延时 .此方法可以灵活应用到其它类似的专用滤波器设计中 .
- 王沁李占才齐悦
- 关键词：数字信号处理FIR滤波器集成电路流水线
