您的位置： 专家智库 > >

高瑛珂

作品数：38 被引量：4H指数：1
供职机构：北京控制工程研究所更多>>
发文基金：北京市科委基金国家自然科学基金更多>>
相关领域：自动化与计算机技术航空宇航科学技术文化科学电子电信更多>>

合作作者

文献类型

  • 31篇专利
  • 6篇期刊文章

领域

  • 18篇自动化与计算...
  • 2篇航空宇航科学...
  • 1篇电子电信
  • 1篇文化科学

主题

  • 7篇总线
  • 7篇处理器
  • 6篇寄存器
  • 5篇单粒子
  • 5篇电路
  • 5篇容错
  • 5篇芯片
  • 5篇架构
  • 4篇冗余
  • 4篇热备
  • 4篇热备份
  • 4篇备份
  • 3篇单粒子效应
  • 3篇星载
  • 3篇硬件
  • 3篇组合逻辑
  • 3篇接口
  • 3篇控制器
  • 3篇存储器
  • 2篇单粒子翻转

机构

  • 37篇北京控制工程...
  • 1篇西安电子科技...

作者

  • 37篇高瑛珂
  • 21篇刘波
  • 19篇李圣龙
  • 19篇赵云富
  • 10篇华更新
  • 9篇夏冰冰
  • 9篇刘鸿瑾
  • 7篇衣学慧
  • 6篇孙强
  • 6篇周凯
  • 6篇熊军
  • 6篇叶有时
  • 6篇施蕾
  • 5篇刘超伟
  • 5篇龚健
  • 5篇冯丹
  • 5篇杨桦
  • 5篇吴一帆
  • 3篇邢琰
  • 3篇梁洁玫

传媒

  • 3篇空间控制技术...
  • 1篇微电子学与计...
  • 1篇计算机工程与...
  • 1篇微电子学

年份

  • 2篇2025
  • 7篇2024
  • 3篇2023
  • 5篇2022
  • 1篇2021
  • 6篇2020
  • 6篇2019
  • 2篇2018
  • 4篇2017
  • 1篇2016
共 38 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
面向宇航应用的高可靠SoC异常处理系统设计
2020年
实现了面向宇航应用的高可靠SoC异常处理系统软硬件设计.为提高可靠性,将处理器及异常处理系统寄存器进行冗余设计,对SoC片上SRAM及各外设存储模块引入EDAC检错/纠错(纠一检二)机制.采用中断控制器统一管理众多的外设中断请求,对数据/指令的EDAC校验一位错和二位错异常,引入不同的硬件处理机制.一位错可通过EDAC逻辑纠正,不影响处理器正常运行,通过中断控制器以异步异常方式处理;二位错不能被EDAC逻辑纠正,影响处理器指令执行,通过总线反馈信号以精确同步异常方式处理,保证了异常响应的效率和系统可靠性.仿真验证结果表明,该异常处理系统可正确处理SoC众多外设和处理器内部异常.本文中的设计方法对高可靠处理器异常处理系统设计具有一定的参考价值.
孙川川高瑛珂李圣龙赵云富梁贤赓
关键词：异常处理
一种多维度COTS器件智能计算系统可靠性设计方法
本发明涉及空间容错技术领域，特别涉及一种多维度COTS器件智能计算系统可靠性设计方法。方法包括：在所述智能计算模块和每一个对外接口模块内部分别设置一个对应的故障检测和恢复模块、设置一个分别与所述智能计算模块和所述对外接口...
龚健董暘暘王华伟原大康衣学慧任宪朝李思阳弓铎邢琰高瑛珂李圣龙
一种热备份计算机中多模冗余总线容错架构及其控制方法
本发明涉及一种热备份计算机中多模冗余总线容错架构及其控制方法，属于通信技术领域。本发明根据空间站制导导航控制分系统特性，设计一种包含M条总线的热备份计算机多模冗余总线容错架构。根据任务需求，使众多的敏感器、执行结构合理的...
史少龙衣学慧刘超伟冯丹江耿丰徐建邢晓琪高瑛珂程照强谭彦亮
文献传递
一种C单元加固的组合逻辑单元电路结构生成方法
一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时...
夏冰冰周凯高瑛珂吴军刘鸿瑾孙强刘波吴一帆
文献传递
新型无结型晶体管特性仿真及性能优化设计
2020年
随着晶体管特征尺寸缩小至10 nm以下,传统Si基MOSFET面临诸多挑战,而新型沟道材料和器件结构将有望进一步提升器件性能。基于绝缘体上锗衬底的无结型晶体管(GOI-JLT)制作工艺简单、电学特性优良,有望在空间电子系统中应用。利用TCAD仿真软件Sentaurus,研究了GOI-JLT的电学特性,提出一种通过调节沟道掺杂分布来优化器件性能的方法。仿真结果表明,沟道采用高斯掺杂分布,能显著降低器件关态漏电流(降低约三个数量级),提高开关比(提高约三个数量级),抑制短沟道效应。
孙川川高瑛珂王农李圣龙赵云富梁贤赓
关键词：短沟道效应
一种低成本高可靠系统软件加载启动实现方法及系统
一种低成本高可靠系统软件加载启动实现方法及系统，硬件实现了片上系统在加电后自动实现系统软件的加载和启动功能，可替代传统的用于系统软件加载启动的片外PROM存储器芯片。上述硬件采用组合逻辑电路实现，当处理器访问前8kB地址...
李圣龙王骕刘波高瑛珂徐建华更新赵云富孙川川彭飞梁贤赓周丽艳杨正
基于混合架构的卷积神经网络算法加速研究被引量：4
2022年
具有优越性能的卷积神经网络算法已得到广泛应用,但其参数量大、计算复杂、层间独立性高等特点也使其难以高效地部署在较低功耗和较少资源的边缘场景。为此结合该种算法的特点提出了一种基于混合架构的卷积神经网络计算加速方法,该方法选用CPU加FPGA的混合架构,对网络模型进行了压缩优化;在FPGA上通过指令控制数据流的DSP阵列结构实现了卷积计算加速;通过YOLO算法测试了该方法的加速性能,在7 000万门级FPGA上各类资源消耗低于50%且总功耗为7.36 W的情况下,吞吐率达到了120 GOPS。
郭子博高瑛珂胡航天弓铎刘凯吴宪云
具有存储器空间单粒子翻转检测能力的星载计算机系统
本发明涉及抗辐射集成电路技术领域，特别涉及一种具有存储器空间单粒子翻转检测能力的星载计算机系统。系统包括：处理器、总线、存储器、存储器接口控制器、纠检错模块和检测模块；存储器包含若干个存储字，每一个存储字含有若干个存储位...
李圣龙刘波高瑛珂杨正孙川川赵云富赵梦龚健杨建宇毛凯莉张祎頔
一种记录访存地址历史的硬件监测电路
一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可...
高瑛珂刘波刘超伟史少龙衣学慧冯丹刘鸿瑾
一种针对Cache Tag单错及邻位双错的低开销容错方法
2020年
Cache是处理器重要的存储模块,对处理器性能提升有着至关重要的作用.空间环境中,保护Cache免受软错误影响已成为设计新一代高可靠微处理器日益严峻的挑战.设计一种针对Cache Tag单错及邻位双错的低开销容错方法.可以保证Cache访问、Cache行填充和Cache行回写不受单位错误和邻位双错的影响,与传统SEC-FastTag容错方法相比,Tag单位及邻位双错容错能力得到提高.通过扩展FastTag结构优化设计,降低SEC-DAEC编解码逻辑带来的面积、功耗以及性能方面的开销.以四路组相连写回Cache为目标系统,与传统SEC-DAEC容错方法相比,本文提出的方法面积开销降低8.47%,功耗开销降低37.7%,关键路径时延减小0.13 ns.
梁贤赓华更新高瑛珂
关键词：CACHETAG容错
全选 清除 导出
共4页<1234>
聚类工具0